近日，三星電子在頂級學(xué)術(shù)期刊 Nature 上發(fā)表了全球首個基于 MRAM（磁性隨機存儲器）的存內(nèi)計算研究。

存內(nèi)計算由于無需數(shù)據(jù)在存儲器和處理器間移動，大大降低了 AI 計算的功耗，被視作邊緣 AI 計算的一項前沿研究。雖然 MRAM 存儲器件具備耐用性、可大規(guī)模量產(chǎn)等優(yōu)勢，但其小電阻的特性阻礙了這類存儲器被用于存內(nèi)計算。

本次，三星電子的研究團隊通過構(gòu)建新的 MRAM 陣列結(jié)構(gòu)，用基于 28nm CMOS 工藝的 MRAM 陣列芯片運行了手寫數(shù)字識別和人臉檢測等 AI 算法，準(zhǔn)確率分別為 98% 和 93%。

研究擴展存內(nèi)計算類型，填補 MRAM 空白

在傳統(tǒng)的計算機架構(gòu)中，數(shù)據(jù)需要從內(nèi)存移動到處理單元，然后將中間結(jié)果存儲回內(nèi)存。但這種無謂的信息傳輸不僅增加了計算延遲，也提升了相關(guān)功耗。

根據(jù)臺積電此前對存內(nèi)計算的研究，數(shù)據(jù)移動所消耗的能量甚至大于計算的能量消耗。因此，在內(nèi)存中同時執(zhí)行數(shù)據(jù)存儲和計算的存內(nèi)計算成為了行業(yè)與學(xué)術(shù)機構(gòu)研究的焦點。

此前的研究中，非易失性的 RRAM（電阻式隨機存取存儲器）和 PRAM（相變隨機存取存儲器）是存內(nèi)計算最常用的兩類存儲器。相比之下，盡管 MRAM 器件在操作速度、耐用性和量產(chǎn)等方面具有優(yōu)勢，但其較低的電阻使 MRAM 存儲器在傳統(tǒng)的存內(nèi)計算架構(gòu)中無法達到低功耗要求。

在本篇論文中，三星電子的研究人員構(gòu)建了一種基于 MRAM 的新存內(nèi)計算架構(gòu)，填補了這種空白。論文特別寫道，該研究并非和基于其他存儲器的存內(nèi)計算架構(gòu)競爭。到目前為止，沒有一種存儲器類型在電子產(chǎn)品中占據(jù)絕對主導(dǎo)，因為不同類型的存儲器各有自身的優(yōu)點和缺點。因此，基于不同存儲器的存內(nèi)計算也可能發(fā)展成不同的架構(gòu)。

從這個角度看，三星電子通過填補基于 MRAM 存儲器的存內(nèi)計算架構(gòu)空白，有助于存內(nèi)計算發(fā)展。

▲ 三星研究團隊：共同通訊作者 SAIT（三星高級技術(shù)研究所）院士、哈佛大學(xué)教授 Donhee Ham（左一）；論文一作 SAIT 研究員 Seungchul Jung（左二）；共同通訊作者 SAIT 技術(shù)副總裁 Sang Joon Kim（左三）

基于 28nm CMOS 工藝，準(zhǔn)確檢測 1851 張人臉

三星電子構(gòu)建了一個 64×64 的 MRAM 陣列，其外圍電路通過 28nm CMOS 工藝進行了集成。

具體結(jié)構(gòu)上來說，MRAM 陣列在寫 / 讀（W / R）電子元件和底部的 TDC 讀出電子元件之間，輸入數(shù)據(jù)控制器（IN）位于陣列左側(cè)。

為了彌補 MRAM 小電阻的問題，三星電子引入了一種新的位單元（陣列行列交叉處的元素，bit-cell），每個位單元組合成兩條路徑，每條路徑則由一個 MTJ（磁性隧道結(jié)）和一個 FET（場效應(yīng)管）開關(guān)串聯(lián)組成。

▲ 芯片布局與 MRAM 陣列排布（圖片來源：Nature）

研究人員將每列中這些新的位單元串聯(lián)起來，每個位單元的輸出電阻相加便得到了列電阻 R。通過新的結(jié)構(gòu)設(shè)計，列電阻 R 取代了傳統(tǒng)（存內(nèi)計算）結(jié)構(gòu)中基于基爾霍夫定律的列電流總和，成為了列輸出，解決了 MRAM 器件電阻較小的問題。

簡單來說，就是三星電子開發(fā)了一種 MRAM 陣列芯片，用新的“電阻總和”內(nèi)存計算架構(gòu)取代了標(biāo)準(zhǔn)的“電流和”內(nèi)存計算架構(gòu)，從而解決了單個 MRAM 器件的小電阻問題。

為了將這種新的 MRAM 陣列用于 AI 計算，研究人員采用了二值神經(jīng)網(wǎng)絡(luò)（BNN）算法。這種算法的精度可以以網(wǎng)絡(luò)大小為代價，將每個實值權(quán)值表示為二值化函數(shù)，或以計算速度為代價將每個實值輸入數(shù)據(jù)表示為多個二值化函數(shù)序列，以提高 BNN 算法的精度。

該研究中，三星電子采用了后一種方式，將每個輸入數(shù)據(jù)擴展為 8 位編碼，以抑制噪聲。之后，研究人員用兩層 BNN 網(wǎng)絡(luò)以對 MNIST 數(shù)據(jù)集進行分類。

MNIST 數(shù)據(jù)集來自美國國家標(biāo)準(zhǔn)與技術(shù)研究所（NIST），訓(xùn)練集和測試集均由不同的手寫數(shù)字組成，數(shù)據(jù)集和測試集 50% 的手寫數(shù)字來自高中生，另外 50% 來自美國人口普查局的工作人員。

▲ 不同的手寫數(shù)字 7（圖片來源：CSDN）

研究人員用 MRAM 陣列執(zhí)行了對 1 萬個手寫數(shù)字圖像的分類，并重復(fù)了三次，得到了 93.23±0.05% 的準(zhǔn)確率。測試后，研究人員又通過 VGG-8 神經(jīng)網(wǎng)絡(luò)對 1 萬個手寫數(shù)字圖像進行了分類，其準(zhǔn)確率高達 98.86±0.06%。

除了手寫數(shù)字分類，三星電子還用 4 個 MRAM 陣列芯片運行了人臉檢測算法。在這一步，MRAM 陣列芯片并沒有對場景中的所有對象進行人臉認(rèn)證，而是先檢測場景中是否存在人臉，確認(rèn)存在后再激活更高功率的人臉認(rèn)證算法。

通過這種方法，MRAM 陣列芯片從 2000 個無遮罩人臉場景中檢測到 1851 張人臉，準(zhǔn)確率為 92.5%；從 500 個遮罩人臉場景中檢測到 483 張人臉，準(zhǔn)確率為 96.6%，總體準(zhǔn)確率為 93.4%。此外，MRAM 陣列芯片可以和相機結(jié)合實時檢測人臉。

▲ 4 個 MRAM 陣列芯片與相機相連實時人臉檢測（圖片來源：Nature）

集成多種器件面臨挑戰(zhàn)，未來或可用于生物神經(jīng)元網(wǎng)絡(luò)

對于這項研究，研究人員寫道，MRAM 陣列運行存內(nèi)計算的一個重要挑戰(zhàn)是構(gòu)建 AI SoC（片上系統(tǒng)），將許多陣列和數(shù)據(jù)轉(zhuǎn)換器、數(shù)字電子設(shè)備進行集成。

研究人員還強調(diào)，寬泛來說，內(nèi)存陣列不僅可以用來運算神經(jīng)網(wǎng)絡(luò)算法，也可以作為潛在的生物神經(jīng)元網(wǎng)絡(luò)載體。

2021 年 9 月，三星電子和哈佛聯(lián)合在 Nature 子刊 Nature Electronics 上發(fā)表了名為《Neuromorphic electronics based on copying and pasting the brain（基于復(fù)制和粘貼大腦的神經(jīng)形態(tài)電子學(xué)）》的論文，提出了一種將大腦神經(jīng)元連接圖（neuronal wiring map）“復(fù)制、粘貼”到高密度 3 維存儲網(wǎng)絡(luò)上的可能。

▲ 三星此前“復(fù)制、粘貼”大腦的研究（圖片來源：Nature）

MRAM 陣列研究的第一作者 Seungchul Jung 稱，存內(nèi)計算與人類大腦的計算類似，因為人類的計算也發(fā)生在記憶或突觸網(wǎng)絡(luò)中。雖然 MRAM 陣列當(dāng)前的計算目的并非模仿大腦，但這種固態(tài)存儲網(wǎng)絡(luò)將來可能會被用作模擬大腦突觸的平臺。

結(jié)語：新研究或?qū)⒇S富三星存內(nèi)計算產(chǎn)品

近年來，存內(nèi)計算已逐漸成為產(chǎn)業(yè)界和學(xué)術(shù)界的公識，相關(guān)論文反復(fù)出現(xiàn)在 ISSCC 和 IEDM 等電子領(lǐng)域的頂級會議中，臺積電等半導(dǎo)體頭部廠商也都在布局和探索。

三星電子作為全球存儲龍頭，更是一直在關(guān)注存內(nèi)計算技術(shù)。去年 2 月，三星電子便公布了其首款集成了 AI 計算能力的高帶寬內(nèi)存（HBM），可以節(jié)省 70% 以上的能耗并提供 2 倍以上的系統(tǒng)性能。本次基于 MRAM 的存內(nèi)計算研究豐富了三星在存內(nèi)計算領(lǐng)域的布局，未來或許能夠看到更多類型的存內(nèi)計算產(chǎn)品出現(xiàn)在市場上。